解碼器提升電路狀態利用率

㈠ 解碼器的作用是什麼

作用：解碼器在數字系統中有廣泛的用途，不僅用於代碼的轉換、終端的數字顯示，還用於數據分配，存貯器定址和組合控制信號等。不同的功能可選用不同種類的解碼器。

1、解碼器是一種具有「翻譯」功能的邏輯電路，這種電路能將輸入二進制代碼的各種狀態，按照其原意翻譯成對應的輸出信號。有一些解碼器設有一個和多個使能控制輸入端，又成為片選端，用來控制允許解碼或禁止解碼。

2、解碼器的種類很多，但它們的工作原理和分析設計方法大同小異，其中二進制解碼器、二-十進制解碼器和顯示解碼器是三種最典型，使用十分廣泛的解碼電路。

3、二進制碼解碼器，也稱最小項解碼器，N中取一解碼器，最小項解碼器一般是將二進制碼譯為十進制碼。

4、代碼轉換解碼器，是從一種編碼轉換為另一種編碼。

5、顯示解碼器，一般是將一種編碼譯成十進制碼或特定的編碼，並通過顯示器件將解碼器的狀態顯示出來。

(1)解碼器提升電路狀態利用率擴展閱讀：

1、74138是一種3線—8線解碼器 ，三個輸入端CBA共有8種狀態組合（000—111），可譯出8個輸出信號Y0—Y7。這種解碼器設有三個使能輸入端，當G2A與G2B均為0，且G1為1時，解碼器處於工作狀態，輸出低電平。當解碼器被禁止時，輸出高電平。

2、檢測74ls138解碼器時間波形的電路，使用的虛擬儀器為數字信號發生器和邏輯分析儀。數字信號發生器在一個周期內按順序送出兩組000—111的方波信號。

3、7442為二—十進制解碼器，具有4個輸入端和10個輸出端。輸入信號採用8421BCD碼，二進制數0000—1001與十進制數0—9對應。當輸入超過這個范圍是無效，10個輸出端均為高電平。7442電路沒有使能端，因此只要輸入在規定范圍內，就會有一個輸出端為低電平。

㈡ 如何用雙2-4線解碼器轉換為3-8線解碼器電路圖怎麼設計

將雙2-4解碼器進行級聯，即使用最高位作為兩片2-4解碼器的片選信號，將剩餘位作為解碼器片內地址線，就可以轉換成3-8解碼器。

設計方向

將雙2-4解碼器級聯為3-8解碼器

設計思路

由於解碼器解碼輸出與輸入對應，輸入端位000~111對應選擇輸出端的Q0~Q7，故可以根據輸入端最高位將3-8線解碼器分割為低4位和高4位，結合邏輯地址分段的思路使用兩個2-4線解碼器的表示對應的Q0~Q3和Q4~Q7。

由於Q0~Q3和Q4~Q7除了輸入端的最高位不同一一對應，因此可以輸入端最高位控制2-4解碼器的使能端，將剩餘的輸入作為片內地址去控制有效解碼器的輸出。

電路原理

設計分析

該設計通過輸入端最高位作為片選信號，將輸入端最低位和第二位作為片內地址線選擇片內輸出，實現兩個2-4解碼器的級聯形成3-8解碼器。

注意事項

解碼器根據其內部結構不同輸出端和使能端均有高電平有效和低電平有效兩種，實際使用應根據相關技術手冊調整，即調整反相器的位置和輸出的默認電平，常使用上拉電阻和下拉電阻。

㈢ 分析用解碼器實現組合電路和用門電路組成組合電路有什麼優缺點

用解碼器優點是電路簡單，缺點是有幾個變數就要用幾位的解碼器，輸出端可能有很大的浪費（比如四個變數組成的一個表達式）。用門電路優點是層次清晰，缺點是電路較為復雜，所需門電路元件多。

㈣ 求詳細解釋2-4解碼器的電路原理~【已附圖】

2-4解碼器功能：

輸入為 A，B，輸出為 Yi，EI 是使能端；

就是與兩位二進制數 A、B，共有四種狀態，並分別對應輸出為 Y0、Y1、Y2、Y3；

有邏輯關系為：

Y0 = （A' B'）'；Y1 = （A' B）'；Y2 = （A B'）'；Y3 = （A B）'；

㈤ 數字電路考試題：簡要說明74LS138解碼器的邏輯功能

由圖3.3.8可見，74LS138僅有3個地址輸入端。如果想對4位二進制代碼，只能利用一個附加控制端（當中的一個）作為第四個地址輸入端。

取第（1）片74LS138的和作為它的第四個地址輸入端（在同一個時間令），取第（2）片的作為它的第四個地址輸入端（在同一個時間令），取兩片的、、，並將第（1）片的和接至，將第（2）片的接至，如圖3.3.9所示，於是得到兩片74LS138的輸出分別為

點擊瀏覽下一頁

圖3.3.9 用兩片74LS138接成的4線－16線解碼器

點擊瀏覽下一頁

式（3.3.8）表明時第（1）片74LS138工作而第（2）片74LS138禁止，將的0000～0111這8個代碼譯成8個低電平信號。而式（3.3.9）表明時，第（2）片74LS138工作，第（1）片74LS138禁止，將的1000～1111這8個代碼譯成8個低電平信號。這樣就用兩個3線－8線解碼器擴展成一個4線－16線的解碼器了。

同理，也可一用兩個帶控制端的4線－16線解碼器接成一個5線-32線解碼器。

點擊瀏覽下一頁

用與非門組成的3線-8線解碼器74LS138

點擊瀏覽下一頁
74ls138解碼器內部電路

3線-8線解碼器74LS138的功能表

點擊瀏覽下一頁
74ls138功能表

無論從邏輯圖還是功能表我們都可以看到74LS138的八個輸出管腳，任何時刻要麼全為高電平1—晶元處於不工作狀態，要麼只有一個為低電平0，其餘7個輸出管腳全為高電平1。如果出現兩個輸出管腳在同一個時間為0的情況，說明該晶元已經損壞。

當附加控制門的輸出為高電平（S＝1）時，可由邏輯圖寫出

點擊瀏覽下一頁
74ls138邏輯圖

由上式可以看出，在同一個時間又是這三個變數的全部最小項的解碼輸出，所以也把這種解碼器叫做最小項解碼器。

71LS138有三個附加的控制端、和。當、時，輸出為高電平（S＝1），解碼器處於工作狀態。否則，解碼器被禁止，所有的輸出端被封鎖在高電平，如表3.3.5所示。這三個控制端也叫做「片選」輸入端，利用片選的作用可以將多篇連接起來以擴展解碼器的功能。

帶控制輸入端的解碼器又是一個完整的數據分配器。在圖3.3.8電路中如果把作為「數據」輸入端（在同一個時間），而將作為「地址」輸入端，那麼從送來的數據只能通過所指定的一根輸出線送出去。這就不難理解為什麼把叫做地址輸入了。例如當＝101時，門的輸入端除了接至輸出端的一個以外全是高電平，因此的數據以反碼的形式從輸出，而不會被送到其他任何一個輸出端上。

㈥ 簡述顯示解碼器控制端的功能及使用方法

數字電子技術基礎課程設計（一）——電子鍾
數字電子技術基礎
課程設計
電子秒錶
一．設計目的：
1、了解計時器主體電路的組成及工作原理;
2、熟悉集成電路及有關電子元器件的使用;
3、學習數字電路中基本RS觸發器、時鍾發生器及計數、解碼顯示等單元電路的綜合應用。
二．設計任務及說明：
電子秒錶電路是一塊獨立構成的記時集成電路晶元。它集成了計數器、、振盪器、解碼器和驅動等電路，能夠對秒以下時間單位進行精確記時，具有清零、啟動計時、暫停計時及繼續計時等控制功能。
設計一個可以滿足以下要求的簡易秒錶
1.秒錶由5位七段LED顯示器顯示，其中一位顯示「min」,四位顯示「s」，其中顯示分辯率為0.01 s，計時范圍是0—9分59秒99毫秒；
2.具有清零、啟動計時、暫停計時及繼續計時等控制功能；
3.控制開關為兩個：啟動（繼續）/暫停記時開關和復位開關
三．總體方案及原理:
電子秒錶要求能夠對時間進行精確記時並顯示出來,因此要有時鍾發生器,記數及解碼顯示,控制等模塊,系統框圖如下:
時鍾發生器 記數器 解碼器
顯示器
控制器
圖1.系統框圖
其中：
(1)時鍾發生器：利用石英震盪555定時器構成的多諧振盪器做時鍾源,產生100HZ的脈沖;
(2)記數器：對時鍾信號進行記數並進位,毫秒和秒之間10進制,秒和分之間60進制;
(3)解碼器：對脈沖記數進行解碼輸出到顯示單元中；
(4)顯示器：採用5片LED顯示器把各位的數值顯示出來，是秒錶最終的輸出，有分、秒、和毫秒位；
(5)控制器：控制電路是對秒錶的工作狀態（記時開始/暫停/繼續/復位等）進行控制的單元，可由觸發器和開關組成。
四．單元電路設計，參數計算和器件選擇：
1.時鍾發生單元
時鍾發生器可以採用石英晶體震盪產生100HZ時鍾信號，也可以用555定時器構成的多諧振盪器，555定時器是一種性能較好的時鍾源，切構造簡單，採用555定時器構成的多諧振盪器做為電子秒錶的輸入脈沖源。
因輸出要求為100HZ的，選擇占空比為55%，可根據

T=（ ）Cln2=0.01
可選擇的電阻進行連接可在輸出端3獲得頻率為100HZ的矩形波信號，即T=0.01S的時鍾源，當基本RS觸發器Q＝1時，門5開啟，此時100HZ脈沖信號通過門5作為計數脈沖加於計數器①的計數輸入端CP2。

圖2.時鍾發生器555定時器構成的多諧振盪器
2.記數單元

記數器74160、74ls192、74ls90等都能實現十進制記數，本設計採用二—五—十進制加法計數器74LS90構成電子秒錶的計數單元，如圖3所示，555定時器構成的多諧振盪器作為計數器①的時鍾輸入。計數器①及計數器②接成8421碼十進制形式，其輸出端與實驗裝置上解碼顯示單元的相應輸入端連接，可顯示0.01～0.09秒；0.1～0.9秒計時，計數器②及計數器③，計數器③和計數器④也接成8421碼十進制形式，計數器④和計數器⑤接成60進制的形式，實現秒對分的進位。
集成非同步計數器74LS90簡介
74LS90是非同步二—五—十進制加法計數器，它既可以作二進制加法計數器，又可以作五進制和十進制加法計數器。
圖3為74LS90引腳排列，表1為功能表。
通過不同的連接方式，74LS90可以實現四種不同的邏輯功能；而且還可藉助R0(1)、R0(2)對計數器清零，藉助S9(1)、S9(2)將計數器置9。其具體功能詳述如下：
(1)計數脈沖從CP1輸入，QA作為輸出端，為二進制計數器。
(2)計數脈沖從CP2輸入，QDQCQB作為輸出端，為非同步五進制加法計數器。
(3)若將CP2和QA相連，計數脈沖由CP1輸入，QD、QC、QB、QA作為輸出端，
則構成非同步8421碼十進制加法計數器。
(4)若將CP1與QD相連，計數脈沖由CP2輸入，QA、QD、QC、QB作為輸出端，
則構成非同步5421碼十進制加法計數器。
(5)清零、置9功能。
a) 非同步清零
當R0(1)、R0(2)均為「1」；S9(1)、S9(2)中有「0」時，實現非同步清零功能，即QDQCQBQA＝0000。
b) 置9功能
當S9(1)、S9(2)均為「1」；R0(1)、R0(2)中有「0」時，實現置9功能，即QDQCQBQA＝1001。
圖3.74LS90引腳排列（下）

輸 入 輸 出 功 能
清 0 置 9 時 鍾 QD QC QB QA
R0(1)、R0(2) S9(1)、S9(2) CP1 CP2
1 1 0
× ×
0 × × 0 0 0 0 清 0
0
× ×
0 1 1 × × 1 0 0 1 置 9
0 ×
× 0 0 ×
× 0 ↓ 1 QA 輸 出 二進制計數
1 ↓ QDQCQB輸出 五進制計數
↓ QA QDQCQBQA輸出8421BCD碼 十進制計數
QD ↓ QAQDQCQB輸出5421BCD碼 十進制計數
1 1 不 變 保 持

表1 .74LS90功能表
10秒到分位的6進制位可在十進制的基礎上將QB、QC連接到一個與門，它的置零信號與系統的置零信號通過一個或門連接接至R0(1)，即當記數為6或有置零信號是均置零，如圖4所示。

圖4 .74ls90組成的6進制記數器
3 .解碼顯示單元
74LS248（74LS48）是BCD碼到七段碼的顯示解碼器，它可以直接驅動共陰極數碼管。它的管腳圖如圖5所示. 顯示器用 LC5011-11 共陰極LED顯示器.(註：在multisim中模擬可以用解碼顯示器DCD_HEX代替解碼和顯示單元)。

圖5. 74LS248管腳圖
4 .控制單元
（1） 啟動（繼續）/暫停記時開關
採用集成與非門構成的基本RS觸發器。屬低電平直接觸發的觸發器，有直接置位、復位的功能。
它的一路輸出作為單穩態觸發器的輸入，另一路輸出Q作為與非門5的輸入控制信號。
按動按鈕開關B（接地），則門1輸出 ＝1；門2輸出Q＝0，K2復位後Q、狀態保持不變。再按動按鈕開關K1 ,則Q由0變為1，門5開啟, 為計數器啟動作好准備。由1變0，送出負脈沖，啟動單穩態觸發器工作。
（2） 清零開關
通過開關對每個計數器的R0(2)給以高電平能實現系統的清零。
五：在MULTISIM中進行模擬
將各個晶元在MULTISIM8中連接並進行模擬，模擬如圖6所示，結果正確。
六：設計所需元件
555觸發器一片，74ls90五片，74ls248五片，LC5011-11 共陰極LED顯示器五片，
電容、電阻若干。
七：設計心得
本次課程設計對數字電子技術有了更進一步的熟悉，實際操作和課本上的知識有很大聯系，但又高於課本，一個看似很簡單的電路，要動手把它設計出來就比較困難了，因為是設計要求我們在以後的學習中注意這一點，要把課本上所學到的知識和實際聯系起來，同時通過本次電路的設計，不但鞏固了所學知識，也使我們把理論與實踐從真正意義上結合起來，增強了學習的興趣，考驗了我們藉助互聯網路搜集、查閱相關文獻資料，和組織材料的綜合能力。

㈦ 用3線—8線解碼器(74LS138晶元).四輸入與非門實現"三個開關控制一個燈的電路"

用3線—8線解碼器(74LS138晶元)四輸入與非門實現三個開關控制一個燈的電路：

全加器真值表：

00000；00110；01010；01101；10010；10101；11001；11111。

故有Si和Ci的表達式分別為：

Si＝A』B』C＋A』BC』＋AB』C』＋ABC

Ci＝A』BC＋AB』C＋ABC』＋ABC

故74138的連接圖為：

下面的地址輸入端：A2、A1、A0分別接全加器的三個輸入信號：Ai、Bi、Ci－1；

下面的使能信號端：S1接高電平＂1＂，S2、S3接低電平＂0＂；

上面的信號輸出端：

Y1、Y2、Y4、Y7接至一個四輸入與非門的四個輸入端，此與非門的輸出端為全加器輸出信號Si端。

Y3、Y5、Y6、Y7接至一個四輸入與非門的四個輸入端，此與非門的輸出端為全加器輸出信號Ci端。

(7)解碼器提升電路狀態利用率擴展閱讀：

3線—8線解碼器的注意事項：

變數解碼器是一個將n個輸入變為2^n個輸出的多輸出端的組合邏輯電路。其模型可用下圖來表示，其中輸入變化的所有組合中，每個輸出為1的情況僅一次，由於最小項在真值表中僅有一次為1，所以輸出端為輸入變數的最小項的組合。故解碼器又可以稱為最小項發生器電路。

74138是一種3線—8線解碼器 ，三個輸入端CBA共有8種狀態組合（000—111），可譯出8個輸出信號Y0—Y7。這種解碼器設有三個使能輸入端，當G2A與G2B均為0，且G1為1時，解碼器處於工作狀態，輸出低電平。當解碼器被禁止時，輸出高電平。

74ls138解碼器時間波形的電路，使用的虛擬儀器為數字信號發生器和邏輯分析儀。數字信號發生器在一個周期內按順序送出兩組000—111的方波信號。

㈧ 解碼器是什麼電路他的特點是什麼

解碼器是電子技術中的一種多輸入多輸出的組合邏輯電路，負責將二進制代碼翻譯為特定的對象（如邏輯電平等），功能與編碼器相反。解碼器一般分為通用解碼器和數字顯示解碼器兩大類。

數字電路中，解碼器（如n線－2n線BCD解碼器）可以擔任多輸入多輸出邏輯門的角色，能將已編碼的輸入轉換成已編碼的輸出，這里輸入和輸出的編碼是不同的。

輸入使能信號必須接在解碼器上使其正常工作，否則輸出將會是一個無效的碼字。解碼在多路復用、七段數碼管和內存地址解碼等應用中是必要的。

原理

解碼器可以由與門或與非門來負責輸出。若使用與門，當所有的輸入均為高電平時，輸出才為高電平，這樣的輸出稱為「高電平有效」的輸出；若使用與非門，則當所有的輸入均為高電平時，輸出才為低電平，這樣的輸出稱為「低電平有效」的輸出。

更復雜的解碼器是n線－2n線類型的二進制解碼器。這類解碼器是一種組合邏輯電路，能從已編碼的n個輸入，將二進制信息轉換為2n個獨特的輸出中最大個數的輸出。我們說2n個輸出的最大個數，是因為當n位已編碼信息中有未使用的位組合時，解碼器可能會有少於2n個輸出。

解碼器包括2線－4線解碼器、3線－8線解碼器或4線－16線解碼器。在有使能信號輸入的情況下，2個2線－4線解碼器可以組成1個3線－8線解碼器，同樣，2個3線－8線解碼器可以組成1個4線－16線解碼器。

在這類電路設計中，2個3線－8線解碼器的使能輸入都來自於第四個輸入端，這一輸入在2個3線－8線解碼器間起到了選擇器的作用t。這使得第四個輸入端可以使2個解碼器中的任何一個工作，其中第一個解碼器產生輸出D(0)至D(7)，第二個解碼器產生輸出D(8)至D(15)。

包含使能輸入的解碼器又稱解碼器－多路分配器。因此，將第四個輸入端作為2個解碼器共享的輸出就能組成1個4線－16線解碼器，能產生16個輸出。

(8)解碼器提升電路狀態利用率擴展閱讀：

分類

解碼器的種類很多，但它們的工作原理和分析設計方法大同小異，其中二進制解碼器、二-十進制解碼器和顯示解碼器是三種最典型，使用十分廣泛的解碼電路。

二進制碼解碼器，也稱最小項解碼器，N中取一解碼器，最小項解碼器一般是將二進制碼譯為十進制碼。

代碼轉換解碼器，是從一種編碼轉換為另一種編碼。

顯示解碼器，一般是將一種編碼譯成十進制碼或特定的編碼，並通過顯示器件將解碼器的狀態顯示出來。

㈨ 關於數字電路

一,環形計數器
1,環形計數器是將單向移位寄存器的串列輸入端和串列輸出端相連, 構成一個閉合的環.
結構特點:,即將FFn-1的輸出Qn-1接到FF0的輸入端D0.
工作原理:根據起始狀態設置的不同,在輸入計數脈沖CP的作用下,環形計數器的有效狀態可以循環移位一個1,也可以循環移位一個0.即當連續輸入CP脈沖時,環形計數器中各個觸發器的Q端或端,將輪流地出現矩形脈沖.
實現環形計數器時,必須設置適當的初態,且輸出Q3Q2Q1Q0端初始狀態不能完全一致(即不能全為"1"或"0"),這樣電路才能實現計數, 環形計數器的進制數N與移位寄存器內的觸發器個數n相等,即N=n
2,能自啟動的4位環形計數器
狀態圖:
由74LS194構成的能自啟動的4位環形計數器
時序圖
二,扭環形計數器
1,扭環形計數器是將單向移位寄存器的串列輸入端和串列反相輸出端相連,構成一個閉合的環.
實現扭環形計數器時,不必設置初態.扭環形計數器的進制數
N與移位寄存器內的觸發器個數n滿足N=2n的關系
結構特點為:,即將FFn-1的輸出接到FF0的輸入端D0.
狀態圖:
2,能自啟動的4位扭環形計數器
7.4.4 順序脈沖發生器
在數字電路中,能按一定時間,一定順序輪流輸出脈沖波形的電路稱為順序脈沖發生器.
順序脈沖發生器也稱脈沖分配器或節拍脈沖發生器,一般由計數器(包括移位寄存器型計數器)和解碼器組成.作為時間基準的計數脈沖由計數器的輸入端送入,解碼器即將計數器狀態譯成輸出端上的順序脈沖,使輸出端上的狀態按一定時間,一定順序輪流為1,或者輪流為0.前面介紹過的環形計數器的輸出就是順序脈沖,故可不加解碼電路即可直接作為順序脈沖發生器.
一,計數器型順序脈沖發生器
計數器型順序脈沖發生器一般用按自然態序計數的二進制計數器和解碼器構成.
舉例:用集成計數器74LS163和集成3線-8線解碼器74LS138構成的8輸出順序脈沖發生器.
二,移位型順序脈沖發生器
◎移位型順序脈沖發生器由移位寄存器型計數器加解碼電路構成.其中環形計數器的輸出就是順序脈沖,故可不加解碼電路就可直接作為順序脈沖發生器.
◎時序圖:
◎由CT74LS194構成的順序脈沖發生器
見教材P233的圖7.4.6和圖7.4.7
7.5 同步時序電路的設計(略)
7.6 數字系統一般故障的檢查和排除(略)
本章小結
計數器是一種應用十分廣泛的時序電路,除用於計數,分頻外,還廣泛用於數字測量,運算和控制,從小型數字儀表,到大型數字電子計算機,幾乎無所不在,是任何現代數字系統中不可缺少的組成部分.
計數器可利用觸發器和門電路構成.但在實際工作中,主要是利用集成計數器來構成.在用集成計數器構成N進制計數器時,需要利用清零端或置數控制端,讓電路跳過某些狀態來獲得N進制計數器.
寄存器是用來存放二進制數據或代碼的電路,是一種基本時序電路.任何現代數字系統都必須把需要處理的數據和代碼先寄存起來,以便隨時取用.
寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器的數據只能並行輸入,並行輸出.移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移,數據可以並行輸入,並行輸出,串列輸入,串列輸出,並行輸入,串列輸出,串列輸入,並行輸出.
寄存器的應用很廣,特別是移位寄存器,不僅可將串列數碼轉換成並行數碼,或將並行數碼轉換成串列數碼,還可以很方便地構成移位寄存器型計數器和順序脈沖發生器等電路.
在數控裝置和數字計算機中,往往需要機器按照人們事先規定的順序進行運算或操作,這就要求機器的控制部分不僅能正確地發出各種控制信號,而且要求這些控制信號在時間上有一定的先後順序.通常採取的方法是,用一個順序脈沖發生器來產生時間上有先後順序的脈沖,以控制系統各部分協調地工作.
順序脈沖發生器分計數型和移位型兩類.計數型順序脈沖發生器狀態利用率高,但由於每次CP信號到來時,可能有兩個或兩個以上的觸發器翻轉,因此會產生競爭冒險,需要採取措施消除.移位型順序脈沖發生器沒有競爭冒險問題,但狀態利用率低.